verilog HDLによる設計方法 |
安田電子設計事務所はCPLD,FPGAの設計サービスを行っています。
デジタルサーボも実装できます。
CD,DVD関連の完成済みIPをたくさん保有しています。
|
デジタル回路の設計手法としては、昔は回路図で書いていましたが、今ではＨＤＬ（ハードウェア記述言語）で記述するのが普通になっています。
ＨＤＬには２大言語として Verilog HDL と VHDL があります。
System C も言語としてはプログラミング言語ですが、使用方法としてはHDLです。
弊社ではHDLは Verilog のほうを推奨しています。その理由は、
１． VHDL のほうが厳密に記述できるので間違いが少ないと言われていますが、Verilog のほうが記述量が少なくてコーディングが楽です。
２． Verilog の文法はＣ言語に非常に似ており、Ｃからの変換が楽です。
Verilog には次のバージョンがあります。
・ Verilog 1995
・ Verilog 2001 (Verilog 2000 と言うこともある）
・ System Verilog
下の方がバージョンが新しく、記述力が強力になっています。
特に System Verilog はかなり強力なのでシミュレータやコンパイラが対応されたら使っていきたいです。
もちろん上位互換性があるので古いバージョンで記述したソースコードは新しいバージョンのシミュレータやコンパイラにそのまま使用することができます。
私はまだ Verilog 1995 を使っていますが、古いツールを使用しているからです。
EDAツールの最大手ベンダーの Synopsys社は、昔は SystemC を押していましたが、今では System Verilog に方針転換しています。
私からしてみれば SystemC は、Ｃ言語を使った高速シミュレーションのメリットがないし記述の容易性は Verilog より劣っているし、何のメリットもないと思います。
だから今後のＨＤＬの方向が System Verilog に向かっていくのはいいことだと思います。
HDLで設計した回路の検証は通常テストベンチと呼ばれるHDLで書かれたシミュレーション用の記述をシミュレータで実行して行います。
設計した回路をボードに組んで実動作により検証することを思えば簡単にかつ正確に行うことができます。
HDLで設計した回路はCPLDとかFPGAに実装して動作させることができます。
もちろんゲートアレイとかカスタムLSIとかに実装することも可能ですが、CPLDとかFPGAだと開発費が安く試作や少量生産に向いています。
安田電子設計事務所ではverilog HDLで効率よくCPLDやFPGAに実装するデジタル回路設計技術を保有しています。
またCD,DVDといった光ディスク関連であれば設計済みのIPをたくさん保有しています。
|
|
